山太士突破性材料技術 提升FOPLP製程產能

因應AI算力提升，GPU及HBM記憶體需求爆發，導致高階封裝產能出現嚴重缺口。扇出型晶圓封裝（FOWLP）受限於12吋晶圓面積利用率有限，產能供不應求，面板級扇出型封裝（FOPLP）挾著產出利用率及面積產能的優勢應運而生。
 
半導體專業封測代工（OSAT）廠1片玻璃基板尺寸510mm×510mm的產出率，幾乎為12吋晶圓3.5至4倍，部分面板業者利用3.5代產線（620mm×750mm），轉進面板級玻璃基板封裝，1片玻璃基板面積達12吋晶圓6倍之多。
 
先進封裝技術從晶圓延伸至面板，對OSAT廠而言，從晶圓轉換為玻璃基板，製程、材料、設備及檢測等都面臨層層關卡需要克服。
 
玻璃基板封裝從技術上又區分為先晶片製程（Chip First）及後晶片製程（Chip Last），從晶圓廠的角度，將晶片（Chip）先暫貼附於玻璃基板，再層層製作線路，進行堆疊封裝後去除玻璃基板，有其成本優勢。對於OSAT廠而言，晶片成本高昂，在玻璃基板先完成層層線路，再將晶片封裝，可有效控管良率及成本。但不論採行先晶片或後晶片製程，都會面臨到玻璃基板線路增層及封裝後產生的基板翹曲問題。
 
玻璃基板翹曲問題困擾業界已久，眾多設備及方案廠商投入研發抑制基板翹曲技術，透過增購設備及多道製程抑制基板翹曲，良率一直遇到瓶頸。
 
業界近期採用山太士公司新一代材料科技，對玻璃基板多層線路及封裝翹曲抑制取得重大突破。從工研院展示370mm×470mm先晶片製程玻璃基板，採用新型材料後，可控制0.75mm厚的玻璃基板歷經線路封裝製程不會產生翹曲，且簡化多道製程工藝，對先進玻璃基板封裝成本有效降低，量產可行性大步推進。這項突破性的材料技術已取得多國專利，客戶驗證進入量產評估，已開始出貨，預期將對扇出型玻璃基板（FOPLP）製程產生重大影響。